



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-257081

(43) Date of publication of application: 25.09.1998

(51)Int.CI.

H04L 12/40 G06F 3/00

(21)Application number : **09-061187**

(71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing:

14.03.1997

(72)Inventor:


TOMITA MASAHITO

(54) POWER SUPPLY METHOD TO BUS CONTROLLER, BUS CONTROLLER AND POWER SUPPLY SYSTEM OF BUS CONTROLLER

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a power supply method capable of miniaturizing a device and in which a bus controller of one chip which is easily designed is used.

SOLUTION: A host controller 12 and a bus controller 13 are formed by semiconductor integrated circuit devices of one chip respectively. The bus controller 13 is provided with a physical system block circuit part 13a and a control system block circuit part 13b. A system power source VDDsys is inputted as an operating power source with a first diode D1 and a cable supply power source VDDcab is simultaneously inputted as the operating power source with a second diode D2 by the physical and the control system block circuits 13a, 13b. In addition, a variable signal is prevented from being inputted in the control system block circuit part 13b even if the variable signal is generated from the host controller 12 to a gate circuit 13c for certain reasons when the system power source VDDsys is not outputted by a judging circuit 20.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-257081

(43)公開日 平成10年(1998) 9月25日

(51) Int.Cl.⁶

識別記号

FΙ

H 0 4 L 12/40

G06F 3/00

H04L 11/00 G06F 3/00 320

Q

審査請求 未請求 請求項の数12 OL (全 16 頁)

(21)出願番号

特願平9-61187

(71)出願人 000005223

富士通株式会社

(22)出願日 平成9年(1997)3月14日

神奈川県川崎市中原区上小田中4丁目1番

1号

(71)出願人 000237617

富士通ヴィエルエスアイ株式会社

愛知県春日井市高蔵寺町2丁目1844番2

(72)発明者 冨田 雅人

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内


(74)代理人 弁理士 恩田 博宜

(54) 【発明の名称】 パス・コントローラへの電源供給方法、パス・コントローラ、及び、パス・コントローラの電源 供給システム

(57)【要約】

【課題】装置の小型化ができ、設計が容易な1チップのバス・コントローラの使用が可能な電源供給方法を提供すること。

【解決手段】 ホスト・コントローラ12及びバス・コントローラ13は、それぞれ1チップの半導体集積回路装置にて形成されている。パス・コントローラ13は物理系プロック回路部13aと制御系プロック回路部13bを備えている。物理系及び制御系プロック回路部13a、13bは、動作電源としてシステム電源VDDsysを第1ダイオードD1を介して入力するとともに、動作電源としてケーブル供給電源VDDcabを第2ダイオードD2を介して入力する。又、判定回路20はシステム電源VDDsysが出力されていない時、ゲート回路13cをに対してホスト・コントローラ12から何らの原因で不定信号が発生しても該不定信号が制御系プロック回路部13bに入力しないようにしている。



40

において、

1

【特許請求の範囲】

【請求項1】 制御系回路部と物理系回路部とを備え、転送データに制御系回路部にてヘッダー部を加え、前記物理系回路部にてそのヘッダー部を加えた転送データをケーブルのデータ線を介して他の周辺装置に転送し、又、ケーブルのデータ線を介して他の周辺装置からの転送された転送データを前記物理系回路部にて前記制御系回路部に転送して該転送データが自装置のための転送データかどうか判断させるバス・コントローラに対して、自装置のシステム電源にて前記制御系及び物理系回路部を動作可能にするとともに、前記周辺装置から前記ケーブルの電源線を介して供給されるケーブル供給電源にて前記物理系回路部を動作可能にするようにしたバス・コントローラへの電源供給方法において、

前記システム電源とケーブル供給電源をそれぞれ同じ電 圧レベルにして1つの共通外部配線に供給し、その1つ の共通外部配線を介して印加される電源を前記動作電源 としてバス・コントローラに供給するようにしたバス・ コントローラへの電源供給方法。

【請求項2】 制御系回路部と物理系回路部を備え、転送データに前記制御系回路部にてヘッダー部を加え、前記物理系回路部にてそのヘッダー部を加えた転送データをケーブルのデータ線を介して他の周辺装置に転送し、又、一方の周辺装置からの一方のケーブルのデータ線を介して転送された転送データを前記物理系回路部にて入力し該転送データを他方のケーブルのデータ線を介して転送はデータを他方のケーブルのデータ線を介しても返送であるとともに前記制御系とが自装置のための転送データかどうか判断させるバス・コントローラに対して、自装置のシステム電源にて前記制御系及び物理系回路部を動作可能にするとともに、前記周辺装置から前記ケーブルの電源線を介して供給されるケーブル供給電源にて物理系回路部を動作可能にするようにしたバス・コントローラへの電源供給方法において、

前記システム電源とケーブル供給電源をそれぞれダイオード介して1つの共通外部配線に供給し、その1つの共通外部配線を介して印加される電源を前記動作電源としてバス・コントローラに供給するようにしたバス・コントローラへの電源供給方法。

【請求項3】 請求項1又は2に記載のバス・コントローラへの電源供給方法において、

前記ケーブル供給電源のみが出力されている時、前記制 御系回路部に対して誤動作防止処理を行うようにしたバ ス・コントローラへの電源供給方法。

【請求項4】 請求項1乃至3のいずれか1に記載のバス・コントローラへの電源供給方法において、バス・コントローラは、前記制御系回路部と物理系回路部を同一半導体チップ内に形成してなる1チップの半導体集積回路装置であるバス・コントローラへの電源供給方法。

【請求項5】 制御系回路部と物理系回路部とを備え、

転送データに制御系回路部にてヘッダー部を加え、前記 物理系回路部にてそのヘッダー部を加えた転送データを ケーブルのデータ線を介して他の周辺装置に転送し、 又、ケーブルのデータ線を介して他の周辺装置からの転 送された転送データを前記物理系回路部にて前記制御系 回路部に転送して該転送データが自装置のための転送デ ータかどうか判断させるようにしたパス・コントローラ

自装置のシステム電源と前記ケーブルからのケーブル供 10 給電源が供給される1つの共通外部配線から供給される 電源を前記制御系回路部及び物理系回路部の動作電源と して入力するパス・コントローラ。

【請求項6】 制御系回路部と物理系回路部を備え、転送データに前記制御系回路部にてヘッダー部を加え、前記物理系回路部にてそのヘッダー部を加えた転送データをケーブルのデータ線を介して他の周辺装置に転送し、又、一方の周辺装置からの一方のケーブルのデータ線を介して転送された転送データを前記物理系回路部にて入力し該転送データを他方のケーブルのデータ線を介して他方の周辺装置に転送するとともに前記制御系回路部に転送して該転送データが自装置のための転送データかどうか判断させるバス・コントローラにおいて、

自装置のシステム電源と前記各ケーブルからのケーブル 供給電源が供給される1つの共通外部配線から供給され る電源を前記制御系回路部及び物理系回路部の動作電源 として入力するパス・コントローラ。

【請求項7】 請求項5又は6に記載のバス・コントローラにおいて、

前記ケーブル供給電源のみが出力されている時、前記制 30 御系回路部に対して誤動作防止処理を行う誤動作防止回 路を備えたバス・コントローラ。

【請求項8】 請求項7に記載のバス・コントローラにおいて、誤動作防止回路は、制御系回路部に入力される制御データを無効にするゲート回路であるバス・コントローラ。

【請求項9】 請求項5乃至8のいずれか1に記載のバス・コントローラにおいて、バス・コントローラは、前記制御系回路部と物理系回路部を同一半導体チップ内に形成してなる1チップの半導体集積回路装置であるバス・コントローラ。

【請求項10】 制御系回路部と物理系回路部を備え、 転送データに前記制御系回路部にてヘッダー部を加え、 前記物理系回路部にてそのヘッダー部を加えた転送デー タをケーブルのデータ線を介して他の周辺装置に転送 し、又、一方の周辺装置からの一方のケーブルのデータ 線を介して転送された転送データを前記物理系回路部に て入力し該転送データを他方のケーブルのデータ線を介 して他方の周辺装置に転送するとともに前記制御系回路 部に転送して該転送データが自装置のための転送データ かどうか判断させるバス・コントローラにおいて、

自装置のシステム電源と前記各ケーブルからのケーブル 供給電源が供給される1つの共通外部配線から供給され る電源を前記物理系回路部の動作電源として入力するパ ス・コントローラ。

【請求項11】 請求項10に記載のバス・コントローラにおいて、前記制御系回路部と前記物理系回路部はそれぞれ別々の1チップの半導体集積回路装置で構成され、前記物理系回路部は、ケーブル供給電源のみ出力されている時、制御系回路部からの不定信号を無効化にするゲートを備えたバス・コントローラ。

【請求項12】 制御系回路部と物理系回路部を備え、 転送データに前記制御系回路部にてヘッダー部を加え、 前記物理系回路部にてそのヘッダー部を加えた転送デー タをケーブルのデータ線を介して他の周辺装置に転送 し、又、一方の周辺装置からの一方のケーブルのデータ 線を介して転送された転送データを前記物理系回路部に て入力し、該転送データを他方のケーブルのデータ線を 介して他方の周辺装置に転送するとともに前記制御プロ ック回路部に転送して該転送データが自装置のための転 送データかどうか判断させるバス・コントローラに対し て、自装置のシステム電源にて前記制御系及び物理系回 路部を動作可能にし、前記周辺装置から前記ケーブルの 電源線を介して供給されるケーブル供給電源にて物理系 回路部を動作可能にするようにしたパス・コントローラ の電源供給システムにおいて、

前記制御系回路部と物理系回路部の動作電源を供給する 1つの共通外部配線にシステム電源とケーブル供給電源 をそれぞれ供給するダイオードと、

前記システム電源かケーブル供給電源のいずれが出力されているか判定する判定回路と、

ケーブル供給電源のみ出力されている時、前記制御系回 路部に対して入力されていく不定信号を無効化する誤動 作防止回路とを備えたバス・コントローラの電源供給シ ステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バス・システムに 係り、詳しくはケーブル電源供給システムに関するもの である。

【0002】近年、マルチメディアに対応して例えばパソコンに対してオーディオ・ビデオ機器、デジタルカメラ等の多数の周辺装置が接続できることが求められている。そして、パソコンと各周辺装置との間、又は、各周辺装置間とでデータ転送が効率よく行われるインタフェースが望まれている。その1つとして、電源供給線と信号線を備えたケーブルを各装置間に接続し、自装置のシステム電源がオフしていても、自装置を介して一方の周辺装置からのデータを他の周辺装置にデータ転送することができるインタフェースが提案されている。特に、IEEE1394規格のインタフェースが注目されてい

る。これらインタフェースに対応して、各装置が小型でかつ効率のよいデータ転送が可能なケーブル電源供給システムが求められている。

[0003]

【従来の技術】近年、パソコン、オーディオ・ビデオ機器、デジタルカメラ等の機器が出現し、その各種の機器を互いにケーブルにて接続し、各装置間でデータ転送を可能にすることによりさらなるマルチメディア化が図られている。そして、各装置間との間でデータ転送を行うためのインタフェースの1つとして、電源線とデータ線を備えたケーブルを各装置間に接続し、自装置のシステム電源がオフしていても、他の周辺装置からケーブルを介して電源が供給されるようにして自装置を介して一方の周辺機器からのデータを他の周辺機器にデータ転送することができるインタフェースが提案されている。

【0004】図5は、その各装置に設けられたケーブル 電源供給システムを説明するためのシステム回路を示 す。図5において、装置(説明の便宜上、パソコンとす る。)は、2個のコネクタ51,52、システム電源回 20 路53、1チップよりなるホスト・コントローラIC (以下、ホスト・コントローラという)54、1チップ よりなる制御系IC(以下、リンク層コントローラとい う)55、1チップよりなる物理系IC(以下、物理層 コントローラという)56、2個のレギュレータ57, 58、及び、ダイオード59を備えている。

【0005】第1コネクタ51は、第1ケーブル61を介して図示しない周辺装置(例えばデジタルカメラとする)に接続され、第2コネクタ52は第2ケーブル62を介して図示しない周辺装置(例えばカラーページプリンタとする)に接続されている。ケーブル61、62は、6芯であって、プラス電源線、グランド電源線、4本の信号線とからなる。

【0006】そして、パソコンの電源が切られ、システ ム電源回路53からシステム電源VDDsys が出力され ていない状態で、デジタルカメラからデータが出力され ると、該データはケーブル61、第1コネクタ51を介 して物理層コントローラ56に転送される。この時、物 理層コントローラ56は、第1ケーブル61、第1コネ クタ51及びレギュレータ58を介してデジタルカメラ から(又は、第2ケーブル62、第2コネクタ52及び 40 レギュレータ58を介してカラーページプリンタから) ケーブル供給電源VDDcab が供給されている。つま り、システム電源回路53からシステム電源VDDsys が出力されず、ホスト・コントローラ54及びリンク層 コントローラ55が動作しないが、物理層コントローラ 56は、ケーブル61,62を介して他の周辺装置から ケーブル供給電源VDDcab の供給を受けて動作可能に なっている。

【0007】従って、物理層コントローラ56は、動作 50 し前記データを第2コネクタ52及びケーブル62を介

6

してカラーページプリンタに転送することができる。 【0008】

【発明が解決しようとする課題】ところで、上記のようにケーブル61,62を使って他の周辺装置から電源が供給できるケーブル電源供給システムにおいては、リンク層コントローラ(制御系IC)55と物理層コントローラ(物理系IC)56は、それぞれ別々の半導体チップで構成されている。そして、両コントローラ55,56の間は、不定信号によって誤動作しないようにアイレートする構成にしていた。つまり、リンク層コントローラ56が電源VDDsysが供給されず非動作の状態において、何らかの原因で該コントローラ55が電源VDDcabにより動作可能な物理層コントローラ56に対して不定信号が出力された時、ケーブル供給電源VDDcabにより動作可能な物理層コントローラ56が該不定信号に応答して誤動作しないようにするためである。

【0009】しかしながら、2チップ、即ちリンク層コントローラ (制御系IC) 55と物理層コントローラ (物理系IC) 56をそれぞれ別々のチップ構成にすることにより、アイソレートする構成部分が増え、システムの部品点数が増え装置が全体的に大型化する問題があった。

【0010】そこで、リンク層コントローラ(制御系IC)55と物理層コントローラ(物理系IC)56を1つのチップで形成することが考えられる。しかしながら、図5に示すように、リンク層コントローラ(制御系IC)55はシステム電源VDDsysにて動作し、物理層コントローラ(物理系IC)56はケーブル供給電源VDDcabにて動作する。つまり、1つのチップで構成すると、そのチップ内には2系統の電源VDDsys, VDDcabが供給されることになる。その結果、チップ内にはそれぞれの電源VDDsys, VDDcab のための2種類の配線が必要となり、その配線のために回路設計及び配線設計が複雑になるとともにチップが大型化する問題が生ずる。

【0011】本発明の目的は、小型化に寄与することができるとともに、設計が容易で特別な製造方法を必要としない1チップ化が可能なコントローラをつくることができるバス・コントローラへの電源供給方法、バス・コントローラ、及び、バス・コントローラの電源供給システムを提供することにある。

[0012]

【課題を解決するための手段】請求項1に記載の発明は、制御系回路部と物理系回路部とを備え、転送データに制御系回路部にてヘッダー部を加え、前記物理系回路部にてそのヘッダー部を加えた転送データをケーブルのデータ線を介して他の周辺装置に転送し、又、ケーブルのデータ線を介して他の周辺装置からの転送された転送データを前記物理系回路部にて前記制御系回路部に転送して該転送データが自装置のための転送データかどうか


判断させるパス・コントローラに対して、自装置のシステム電源にて前記制御系及び物理系回路部を動作可能にするとともに、前記周辺装置から前記ケーブルの電源線を介して供給されるケーブル供給電源にて前記物理系回路部を動作可能にするようにしたパス・コントローラへの電源供給方法において、前記システム電源とケーブル供給電源をそれぞれ同じ電圧レベルにして1つの共通外部配線に供給し、その1つの共通外部配線を介して印加される電源を前記動作電源としてパス・コントローラに10供給するようにした。

【0013】請求項2に記載の発明は、制御系回路部と 物理系回路部を備え、転送データに前記制御系回路部に てヘッダー部を加え、前記物理系回路部にてそのヘッダ 一部を加えた転送データをケーブルのデータ線を介して 他の周辺装置に転送し、又、一方の周辺装置からの一方 のケーブルのデータ線を介して転送された転送データを 前記物理系回路部にて入力し該転送データを他方のケー ブルのデータ線を介して他方の周辺装置に転送するとと もに前記制御系回路部に転送して該転送データが自装置 20 のための転送データかどうか判断させるバス・コントロ ーラに対して、自装置のシステム電源にて前記制御系及 び物理系回路部を動作可能にするとともに、前記周辺装 置から前記ケーブルの電源線を介して供給されるケーブ ル供給電源にて物理系回路部を動作可能にするようにし たバス・コントローラへの電源供給方法において、前記 システム電源とケーブル供給電源をそれぞれダイオード 介して1つの共通外部配線に供給し、その1つの共通外 部配線を介して印加される電源を前記動作電源としてバ ス・コントローラに供給するようにした。

30 【0014】請求項3に記載の発明は、請求項1又は2 に記載のバス・コントローラへの電源供給方法におい て、前記ケーブル供給電源のみが出力されている時、前 記制御系回路部に対して誤動作防止処理を行うようにし た。

【0015】請求項4に記載の発明は、請求項1乃至3のいずれか1に記載のバス・コントローラへの電源供給方法において、バス・コントローラは、前記制御系回路部と物理系回路部を同一半導体チップ内に形成してなる1チップの半導体集積回路装置である。

【0016】請求項5に記載の発明は、制御系回路部と物理系回路部とを備え、転送データに制御系回路部にてヘッダー部を加え、前記物理系回路部にてそのヘッダー部を加えた転送データをケーブルのデータ線を介して他の周辺装置に転送し、又、ケーブルのデータ線を介して他の周辺装置からの転送された転送データを前記物理系回路部にて前記制御系回路部に転送して該転送データが自装置のための転送データかどうか判断させるようにしたバス・コントローラにおいて、自装置のシステム電源と前記ケーブルからのケーブル供給電源が供給される1つの共通外部配線から供給される電源を前記制御系回路



8

部及び物理系回路部の動作電源として入力する。

【0017】請求項6に記載の発明は、制御系回路部と 物理系回路部を備え、転送データに前記制御系回路部に てヘッダー部を加え、前記物理系回路部にてそのヘッダ 一部を加えた転送データをケーブルのデータ線を介して 他の周辺装置に転送し、又、一方の周辺装置からの一方 のケーブルのデータ線を介して転送された転送データを 前記物理系回路部にて入力し該転送データを他方のケー ブルのデータ線を介して他方の周辺装置に転送するとと もに前記制御系回路部に転送して該転送データが自装置 のための転送データかどうか判断させるバス・コントロ ーラにおいて、自装置のシステム電源と前記各ケーブル からのケーブル供給電源が供給される1つの共通外部配 線から供給される電源を前記制御系回路部及び物理系回 路部の動作電源として入力する。

【0018】請求項7に記載の発明は、請求項5又は6 に記載のバス・コントローラにおいて、前記ケーブル供 給電源のみが出力されている時、前記制御系回路部に対 して誤動作防止処理を行う誤動作防止回路を備えた。

【0019】請求項8に記載の発明は、請求項7に記載 のバス・コントローラにおいて、誤動作防止回路は、制 御系回路部に入力される制御データを無効にするゲート 回路である。

【0020】請求項9に記載の発明は、請求項5乃至8 のいずれか1に記載のバス・コントローラにおいて、バ ス・コントローラは、前記制御系回路部と物理系回路部 を同一半導体チップ内に形成してなる1チップの半導体 集積回路装置である。

【0021】請求項10に記載の発明は、制御系回路部 と物理系回路部を備え、転送データに前記制御系回路部 にてヘッダー部を加え、前記物理系回路部にてそのヘッ ダー部を加えた転送データをケーブルのデータ線を介し て他の周辺装置に転送し、又、一方の周辺装置からの一 方のケーブルのデータ線を介して転送された転送データ を前記物理系回路部にて入力し該転送データを他方のケ ーブルのデータ線を介して他方の周辺装置に転送すると ともに前記制御系回路部に転送して該転送データが自装 置のための転送データかどうか判断させるバス・コント ローラにおいて、自装置のシステム電源と前記各ケープ ルからのケーブル供給電源が供給される1つの共通外部 配線から供給される電源を前記物理系回路部の動作電源 として入力する。

【0022】請求項11に記載の発明は、請求項10に 記載のパス・コントローラにおいて、前記制御系回路部 と前記物理系回路部はそれぞれ別々の1チップの半導体 集積回路装置で構成され、前記物理系回路部は、ケーブ ル供給電源のみ出力されている時、制御系回路部からの 不定信号を無効化にするゲートを備えた。

【0023】請求項12に記載の発明は、制御系回路部 と物理系回路部を備え、転送データに前記制御系回路部

にてヘッダー部を加え、前記物理系回路部にてそのヘッ ダー部を加えた転送データをケーブルのデータ線を介し て他の周辺装置に転送し、又、一方の周辺装置からの一 方のケーブルのデータ線を介して転送された転送データ を前記物理系回路部にて入力し、該転送データを他方の ケーブルのデータ線を介して他方の周辺装置に転送する とともに前記制御ブロック回路部に転送して該転送デー 夕が自装置のための転送データかどうか判断させるバス ・コントローラに対して、自装置のシステム電源にて前 記制御系及び物理系回路部を動作可能にし、前記周辺装 10 置から前記ケーブルの電源線を介して供給されるケーブ ル供給電源にて物理系回路部を動作可能にするようにし たバス・コントローラの電源供給システムにおいて、前 記制御系回路部と物理系回路部の動作電源を供給する1 つの共通外部配線にシステム電源とケーブル供給電源を それぞれ供給するダイオードと、前記システム電源かケ ーブル供給電源のいずれが出力されているか判定する判 定回路と、ケーブル供給電源のみ出力されている時、前 記制御系回路部に対して入力されていく不定信号を無効 20 化する誤動作防止回路とを備えた。

【0024】(作用)請求項1及び2に記載の発明によ れば、前記システム電源とケーブル供給電源をそれぞれ 1つの共通外部配線を介して前記動作電源としてバス・ コントローラに供給するようにした。その結果、バス・ コントローラに供給される動作電源は1系統となるた め、例えば、制御系回路部と物理系回路部を1チップの 半導体集積回路装置内で形成した場合、チップ内には1 種類の電源線を形成すればよくなる。その結果、複数の 各電源系統のための配線をチップ内に形成しない分だけ 30 配線のために回路設計及び配線設計が簡単になるととも にチップを小型化することができる。

【0025】請求項3に記載の発明によれば、請求項1 又は2に記載のバス・コントローラへの電源供給方法に おいて、前記ケーブル供給電源のみが出力されている 時、前記制御系回路部に対して誤動作防止処理を行うよ うにした。何らの原因で外部から不定信号が発生して も、制御:系回路路は実質非動作状態になり、不定信号 に基づいて誤動作することはない。

【0026】請求項4に記載の発明によれば、請求項1 乃至3のいずれか1に記載のバス・コントローラへの電 源供給方法において、バス・コントローラは制御系回路 部と物理系回路部を1チップの半導体集積回路装置内で 形成されていることから、装置全体を小型化することが できる。

【0027】請求項5及び6に記載の発明によれば、バ ス・コントローラはシステム電源とケーブル供給電源を 1つの共通外部配線を介して制御系回路部及び物理系回 路部の動作電源として入力している。その結果、バス・ コントローラに供給される動作電源は1系統となるた め、例えば、制御系回路部と物理系回路部を含むバス・

(5)

コントローラを1チップの半導体集積回路装置内で形成した場合、チップ内には1種類の電源線を形成すればよくなる。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップを小型化することができる。

【0028】請求項7に記載の発明によれば、請求項5 又は6に記載のバス・コントローラにおいて、ケーブル 供給電源のみが出力されている時、誤動作防止回路にて 制御系回路部に対して誤動作防止を行うようにした。従 って、何らの原因で外部から不定信号が発生しても、制 御:系回路路は実質非動作状態になり、不定信号に基づ いて誤動作することはない。

【0029】請求項8に記載の発明によれば、請求項7に記載のバス・コントローラにおいて、誤動作防止回路を制御系回路部に入力される制御データを無効にするゲート回路した。従って、何らの原因で外部から不定信号が発生しても、制御:系回路路に入力されないため、制御系回路部は不定信号に基づいて誤動作することはない。

【0030】請求項9に記載の発明によれば、請求項5 乃至8のいずれか1に記載のバス・コントローラにおいて、バス・コントローラは制御系回路部と物理系回路部を1チップの半導体集積回路装置内で形成されていることから、装置全体を小型化することができる。

【0031】請求項10に記載の発明によれば、バス・コントローラの物理系回路部は、システム電源とケーブル供給電源が供給される1つの共通外部配線から供給される電源を動作電源としている。従って、物理系回路部は、システム電源が出力されていない時でも、ケーブル供給電源にて動作可能な状態になっている。

【0032】請求項11に記載の発明の発明によれば、請求項10に記載のパス・コントローラにおいて、制御系回路部から物理系回路部に入力される転送データを無効にするゲート回路したので、何らの原因で外部から不定信号が発生しても物理系回路部は不定信号に基づいて誤動作することはない。又、1チップ化された制御系回路部と物理系回路部との間にアイソレートのための回路を設けなくてもよく装置全体を小型化することができる。

【0033】請求項12に記載の発明によれば、バス・コントローラの電源供給システムにおいて、バス・コントローラの制御系回路部と物理系回路部はダイオード及び1つの共通外部配線にてシステム電源とケーブル供給電源を動作電源として入力する。又、システム電源かケーブル供給電源のいずれが出力されているか判定する判定回路がケーブル供給電源のみ出力されている時、誤動作防止回路は制御系回路部に対して入力されていく不定信号を無効化する。従って、バス・コントローラの制御系回路部と物理系回路部に供給される動作電源は1系統50

となるため、例えば、制御系回路部と物理系回路部を含むバス・コントローラを1チップの半導体集積回路装置内で形成した場合、チップ内には1種類の電源線を形成すればよくなる。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップを小型化することができる。

【0034】又、誤動作防止回路にて外部から制御系回路部に入力される不定信号を無効にするゲート回路したので、何らの原因で外部から不定信号が発生しても制御系回路部は不定信号に基づいて誤動作することはない。又、制御系回路部と物理系回路部との間にアイソレートのための回路を設けなくてもよく装置全体を小型化することができる。

[0035]

【発明の実施の形態】


(第1実施形態)図1はパーソナルコンピュータ(以下、パソコンという)に対して各種の周辺装置がケーブルを介して接続され互いにデータ転送を行うようにした 20 システム構成を示す。

【0036】図1において、パソコン1は、第1ケーブル2aを介して周辺装置としてのデジタルVTR3と接続されているとともに、第2ケーブル2bを介して周辺装置としてカラーページブリンタ4に接続されている。デジタルVTR3は周辺装置としてのデジタルカメラ5に対して第3ケーブル2cを介して接続されている。カラーページプリンタ4は周辺装置としてのデジタルビデオカメラ6に対して第4ケーブル2dを介して接続されている。

30 【0037】第1~第4ケーブル2a~2dは、互いにデータ転送を行うための信号線と、相手の装置にケーブル電源VDDcabbを供給するためのプラス電源線とグランド電源線を備えたケーブルである。そして、これら各ケーブル2a~2dを介してそれぞれパソコン1と各周辺装置3~6との間、又は、各周辺装置3~6との間でデータ転送が可能となるとともにケーブル電源VDDcabbの供給を可能にする。

【0038】図2は、パソコン1内に設けたデータ転送のためのケーブル電源供給システム説明するための回路40を示す。尚、この回路は、他の周辺装置3~6内も同様な回路が備えられている。

【0039】パソコン1は、システム電源回路11、マイクロプロセッサユニットよりなるホスト・コントローラIC(以下、ホスト・コントローラという)12、バス・コントローラIC(以下、単にバス・コントローラという)13、2個のレギュレータ14、15及び2個のコネクタ16、17を備えている。ホスト・コントローラ12及びバス・コントローラ13は、それぞれ1チップの半導体集積回路装置(LSI)にて形成されている。



【0040】システム電源回路11は、該パソコン1の電源スイッチがオンされた時、システム電源VDDsysを生成する。そして、このシステム電源VDDsysは、動作電源としてホストコントローラ12に供給されるとともに、ダイオードD1を介して動作電源としてバス・コントローラ13に供給される。

11

【0041】ホスト・コントローラ12は、システム電源VDDsysが供給さている時のみ動作するようになっている。ホスト・コントローラ12は、信号線を介してパス・コントローラ13との間でデータ転送制御処理のための制御データの授受を行う。即ち、ホスト・コントローラ13が取り込んだデータをどのように処理しパソコン1内に設けた図示しない内部装置のどの装置に転送させたり、又、内部装置で作成した転送データをバス・コントローラ13を介してめの制御データの授受をバス・コントローラ13との間で行う。従って、システム電源VDDsysが供給されていない時、ホスト・コントローラ12は、非動作状態にあるため、バス・コントローラ13に対して上記した制御データを出力することはない。

【0042】バス・コントローラ13は、内部回路として物理系プロック回路部13aと制御系プロック回路部13bを備えている。物理系回路部としの物理系プロック回路部13aは、第1コネクタ16と第2コネクタ17と接続されている。第1コネクタ16は、第1ケーブル2aを介して前記デジタルVTR3に接続されている。第2コネクタ17は、第2ケーブル2bを介してカラーページプリンタ4に接続されている。

【0043】物理系プロック回路部13aは、第1コネクタ16及び第1ケーブル2aを介してデジタルVTR3に設けたバス・コントローラから転送されてくる転送データを入力する。物理系プロック回路部13aは、その入力した転送データを制御系プロック回路部13bに転送するとともに、第2コネクタ17及び第2ケーブル2bを介してカラーページプリンタ4に設けたバス・コントローラに転送する。

【0044】又、物理系ブロック回路部13aは、第2コネクタ17及び第2ケーブル2bを介してカラーページプリンタ4に設けたパス・コントローラから転送されてくる転送データを入力する。物理系ブロック回路部13aは、その入力した転送データを制御系ブロック回路部13bに転送するとともに、第1コネクタ16及び第1ケーブル2aを介してデジタルVTR3に設けたバス・コントローラに転送する。

【0045】さらに、物理系ブロック回路部13aは、 制御系ブロック回路部13bから出力されてくる転送データを入力し、該転送データを第1及び第2コネクタ16,17に出力するようになっている。従って、制御ブロック回路部13bから出力された転送データは、それ 50

ぞれデジタルVTR3及びカラーページプリンタ4のバス・コントローラに転送されることになる。

【0046】制御系回路としての制御系ブロック回路部 13bは、ホスト・コントローラ12との間で制御データの授受を行う回路部であって、物理系ブロック回路部 13aから入力した転送データが自装置のために転送されたデータかを解析する。そして、自装置のためのデータであると、制御系ブロック回路部13bは、ホスト・コントローラ12からの制御データに基づいてパソコン1内に設けた所定の内部装置に転送させるようになっている。

【0047】又、制御系ブロック回路部13bは、ホスト・コントローラ12からの制御データに基づいてパソコン1内に設けた図示しない内部装置で作成した転送データに転送先データ等を含むヘッダー部を付加、即ち転送データに転送先等を指定した所定のフォーマットにして物理系ブロック回路部13aに出力するようになっている。

【0048】物理系及び制御系ブロック回路部13a, 20 13bを備えたバス・コントローラ13は、動作電源としてシステム電源VDDsys を第1ダイオードD1を介して入力するとともに、動作電源としてケーブル供給電源VDDcab を第2ダイオードD2を介して入力する。つまり、第2ダイオードD2のアノードは第1レギュレータ14を介して第1及び第2コネクタ16,17に接続されている。各コネクタ16,17は、第1レギュレータ14と各ケーブル2a,2bのプラス電源線と接続させる。従って、デジタルVTR3又はカラーページプリンタ4から供給されるケーブル電源VDDcabbが第1レギュレータ14に入力されることになる。又、各コネクタ16,17は、システム電源回路11のアース端子と各ケーブル2a,2bのグランド電源線と接続させている。

【0049】第1レギュレータ14は、ケーブル電源VDDcabbを入力し、ケーブル電源VDDcabbをシステム電源VDDsysのレベルまで降圧して第2ダイオードD2を介してケーブル供給電源VDDcabとしてバス・コントローラ13に供給するようになっている。詳述すると、第1及び第2ダイオードD1,D2のカソード端子は互いに接続され、その両カソード端子を接続した共通外部配線としての共通配線L1がバス・コントローラ13のプラス外部電源入力端子に接続されている。

【0050】従って、パス・コントローラ13内に供給される電源は1系統となり、そのためのチップ内に形成されるプラス電源線L2は1種類となる。又、パス・コントローラ13内に形成されたグランド配線L3も1種類でよく、該グランド配線L3はシステム電源回路11のアース端子に接続されようになっている。

【0051】その結果、システム電源VDDsys が供給されていな状態にあっても、即ちパソコン1の電源スイ

ッチが投入されていない状態であっても、バス・コントローラ13は、デジタルVTR3又はカラーページプリンタ4から供給されるケーブル電源VDDcabbに基づいて動作状態に保たれ、例えばデジタルVTR3とカラーページ4間のデータ転送を可能する。

【0052】又、システム電源回路11のシステム電源 VDDsys は、第2レギュレータ15にて昇圧された 後、第3ダイオードD3を介してケーブル電源VDDca bbとしてコネクタ16,17に供給するようになってい る。従って、該パソコン1から各ケーブル2a,2bを 介してケーブル電源VDDcabbを各デジタルVTR3、 カラーページプリンタ4、デジタルカメラ6、及び、デ ジタルビデオカメラ7に設けたパス・コントローラに供 給されるようになっている。

【0053】又、パソコン1には判定回路20が備えられているとともに、パス・コントローラ13内にはゲート回路13cが備えられている。判定回路20は、PチャネルMOSトランジスタとNチャネルMOSトランジスタよりなるインバータ21と2個の抵抗22、23とから構成されている。インバータ21は、そのPチャネルMOSトランジスタのソース端子が前記共通配線L1に接続され、NチャネルMOSトランジスタのソース端子がシステム電源回路11のアース端子に接続されている。インバータ21の入力端子は、抵抗22を介してシステム電源回路11のプラス端子に接続されシステム電源VDDsysを入力する。又、インバータ21の入力端子は抵抗23を介してシステム電源回路11のアース端子に接続されている。

【0054】従って、インバータ11は、システム電源回路11からシステム電源VDDsysを出力している時、低電位(レベル)の判定信号SG1を出力する。又、インバータ11は、システム電源回路11からシステム電源VDDsysが出力されていない時(但し、ケーブル供給電源VDDcabは供給されている)、高電位(Hレベル)の判定信号SG1を出力する。

【0055】つまり、判定回路20は、パソコン1の電源スイッチが切られている時には(即ち、ホスト・コントローラ12が非動作の時には)、Hレベルの判定信号SG1を出力する。又、判定回路20は、パソコン1の電源スイッチが投入されている時には(即ち、ホスト・コントローラ12が動作状態にある時には)、Lレベルの判定信号SG1を出力する。この判定信号SG1は、パス・コントローラ13内に形成したゲート回路13cに出力される。

【0056】ゲート回路13cは、バッファ回路25、 NチャネルMOSトランジスタ26及びプルダウン抵抗 27とから構成されている。本実施形態では、図2にお いてゲート回路13cを1つだけ示したが、前記ホスト ・コントローラ12から出力される制御データを制御系 プロック回路部13bが入力する複数の信号線L4の数 50

だけ設けられている。

【0057】バッファ回路25は、信号線L4に接続され、ホスト・コントローラ12の制御データを制御系ブロック回路部13bに出力する。NチャネルMOSトランジスタ26は、そのドレイン端子がパッファ回路25の入力端子に接続され、ソース端子がブルダウン抵抗27を介してシステム電源回路11のアース端子に接続されている。そして、NチャネルMOSトランジスタ26のゲート端子は、前記判定回路20からの判定信号SG1を入力する。

【0058】従って、判定信号SG1がLレベルの時(ホスト・コントローラ12が動作状態にある時)、NチャネルMOSトランジスタ26はオフする。その結果、ホスト・コントローラ12から出力される制御データは、そのままパッファ回路25を介して制御系プロック回路部13bに入力される。一方、判定信号SG1がHレベルの時(ホスト・コントローラ12が非動作状態にある時)、NチャネルMOSトランジスタ26はオンする。従って、パッファ回路25の入力端子のレベルは20該トランジスタ26のオンに基づいてLベルに保持される。その結果、ホスト・コントローラ12から何らの原因で不定信号が発生しても、該不定信号はパッファ回路25を介して制御系プロック回路部13bに入力されることはない。

【0059】次に、上記のように構成した、ケーブル供 給電源システムの作用について説明する。

1. システム電源VDDsys が出力されている時 ホスト・コントローラ12及びパス・コントローラ13 は、システム電源回路11からのシステム電源VDDsy 30 s が供給され、該電源VDDsys の供給に基づいて動作 状態になっている。又、Lレベルの判定信号SG1が判 定回路20からゲート回路13cに出力されていること から、ゲート回路13cは、ホスト・コントローラ12 からパス・コントローラ13の制御系ブロック回路部1 3bに出力する制御データをそのまま出力する。

【0060】従って、制御系プロック回路部13bは、該制御データに基づいて物理系プロック回路部13aから入力した転送データが自装置のために転送されたデータかを解析してパソコン1内に設けた内部装置で作成した転送データに転送先等を指定した所定のフォーマットにして物理系プロック回路部13aに出力したりする。【0061】一方、物理系プロック回路部13aは、制御系プロック回路部13bから出力された転送データを第1及び第2コネクタ16、17及び第1及び第2ケーブル2a、2bを介してそれぞれデジタルVTR3及びカラーページプリンタ4のバス・コントローラに転送する。又、物理系プロック回路部13aはデジタルVTR3のバス・コントローラから転送されてくる転送データを入力し制御系プロック回路部13bに転送するととも

_

40

15 に、カラーページプリンタ4のバス・コントローラに転 送する。

【0062】さらに、物理系ブロック回路部13aはカラーページプリンタ4のパス・コントローラから転送されてくる転送データを入力し制御系ブロック回路部13bに転送するとともに、デジタルVTR3のパス・コントローラに転送する。

【0063】2.システム電源VDDsys が出力されない状態で、ケーブル供給電源VDDcab が供給されている時

ホスト・コントローラ12は、システム電源回路11からのシステム電源VDDsysが供給されないため、非動作状態になっている。反対に、バス・コントローラ13は、ケーブル供給電源VDDcabが供給され、該電源VDDcabの供給に基づいて動作状態になっている。又、Hレベルの判定信号SG1が判定回路20からゲート回路13cに出力されていることから、バッファ回路25の入力端子のレベルは常にLベルに保持される。

【0064】従って、ホスト・コントローラ12から何らの原因で不定信号が発生しても、該不定信号はバッファ回路25を介して制御系ブロック回路部13bに入力されることはない。その結果、実質的に制御系ブロック回路部13bは非動作状態になるため、制御系ブロック回路部13bは不定信号に基づく誤動作することがなく、ひいては物理系ブロック回路部13aを誤動作させることもない。

【0065】又、バス・コントローラ13のみ動作状態にあるため、物理系ブロック回路部13aはデジタルVTR3のバス・コントローラから転送されてくる転送データを入力しカラーページプリンタ4のバス・コントローラに転送する。又、物理系ブロック回路部13aはカラーページプリンタ4のバス・コントローラから転送されてくる転送データを入力しデジタルVTR3のバス・コントローラに転送する。

【0066】次に、上記のように構成したケーブル電源 供給システムの特徴を以下に述べる。

(1) 本実施形態では、システム電源VDDsys が出力されない状態でも、ケーブル供給電源VDDcab が供給されている時には、ホスト・コントローラ12は非動作状態になっていてもバス・コントローラ13は動作状態になっている。

【0067】従って、バス・コントローラ13、即ち、物理系ブロック回路部13aは、デジタルVTR3のバス・コントローラから転送されくる転送データをカラーページプリンタ4から転送されてくる転送データをデジタルVTR3のバス・コントローラに転送することができる。

【0068】(2)本実施形態ではホスト・コントローラ12が非動作状態でパス・コントローラ13が動作状態にあるとき、判定回路20はHレベルの判定信号SG

1をゲート回路13cに出力してバッファ回路25の入力端子のレベルを常にLレベルの状態に保持させている。そして、ホスト・コントローラ12から何らの原因で不定信号が発生しても、該不定信号はバッファ回路25を介して制御系プロック回路部13bに入力されないようにしている。

【0069】従って、パス・コントローラ12の制御系プロック回路部13bは実質非動作状態になり、不定信号に基づいて物理系プロック回路部13aを誤動作させ 10 ることはない。

【0070】(3)本実施形態は、第1ダイオードD1及び第2ダイオードD2の両カソード端子を共通配線L1に接続し、その共通配線L1の他端は、1チップのバス・コントローラ13の外部電源入力端子に接続した。そして、第1ダイオードD1からはシステム電源VDDsysが、第2ダイオードD2からは第1レギュレータ14にて該システム電源VDDsysの電圧レベルに降圧されたケーブル供給電源VDDcabがバス・コントローラ13に動作電源として入力される。即ち、システム電源VDDsysとケーブル供給電源VDDcabの2種類の電源系統が1つの電源系統となってバス・コントローラ13に供給されるようにした。

【0.071】従って、パス・コントローラ13内に供給される電源は1系統となり、そのためチップ内には1種類のプラス電源線L2とグランド配線L3を形成すればよくなる。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップを小型化することができる。

30 【0072】(第2実施形態)次に、本発明をシリアルインタフェースの一つであるIEEE1394に準拠したケーブル電源供給システムに具体化した実施形態を図3に従って説明する。尚、説明の便宜上、本実施形態の各周辺装置との間の構成は第1実施形態で説明した図1に示すシステム構成と同じとする。

【0073】図3は、パソコン1内に設けたデータ転送のためのケーブル電源供給システム説明するための回路を示す。尚、本実施形態では、第1実施形態と相違する点は第1~第4ケーブル2a~2dがIEEE1394に準拠したケーブルであることと、前記パス・コントローラ13がIEEE1394用パス・コントローラ31となっている点である。

【0074】本実施形態では、第1~第4ケーブル2a~2dは、6芯であってプラス電源線、グランド電源線、4本の信号線とから構成されている。従って、本実施形態のコネクタ16, 17も6ピンで構成されている。

【0075】一方、IEEE1394用バス・コントローラ31は、1チップの半導体集積回路装置(LSI)よりなり、第1ダイオードD1及び第2ダイオードD2

16

の両カソード端子が接続された共通配線L1に接続されているとともに、システム電源回路11のアース端子に接続されている。IEEE1394用パス・コントローラ31は、第1ダイオードD1からはシステム電源VDDsys が、第2ダイオードD2からは第1レギュレータ14にて該システム電源VDDsys の電圧レベルに降圧されたケーブル供給電源VDDcab が動作電源として入力されるようになっている。

【0076】IEEE1394用パス・コントローラ31は、該コントロール31内には物理系回路としての物理層プロック回路部31aと制御系回路部としてのリンク層プロック回路部31bを備えている。両プロック回路部31a、31bには、判定回路20からの判定信号SG1が入力されるようになっている。

【0077】物理層ブロック回路部31aは、リピート機能を備えている。即ち、物理層ブロック回路部31aは第1コネクタ16及び第2コネクタ17と接続されている。そして、物理系ブロック回路部31aは、第1コネクタ16及び第1ケーブル2aを介してデジタルVTR3から転送されてくる転送データを入力し、その入力した転送データをリンク層ブロック回路部31bに転送するとともに、第2コネクタ17及び第2ケーブル2bを介して反対側の周辺装置であるカラーページプリンタ4に転送する。

【0078】又、物理層ブロック回路部31aは、第2コネクタ17及び第2ケーブル2bを介してカラーページプリンタ4から転送されてくる転送データを入力し、その入力した転送データをリンク層ブロック回路部31bに転送するとともに、第1コネクタ16及び第1ケーブル2aを介してデジタルVTR3に転送する。

【0079】さらに、物理層ブロック回路部31aは、リンク層ブロック回路部31bから出力されてくる転送データを入力し、該転送データを第1及び第2コネクタ16,17に出力するようになっている。従って、リンク層ブロック回路部31bから出力された転送データは、それぞれデジタルVTR3及びカラーページプリンタ4のバス・コントローラに転送されることになる。

【0080】又、物理層ブロック回路部31aには、セルフーIDパケット設定レジスタ(以下、設定レジスタという)32を備えている。設定レジスタ32には、例えば、転送能力である転送レート等の自装置の各種機能を示すためデータ(セルフID)が記憶されている。そして、物理層ブロック回路部31aは、システム電源VDDsysの投入時、即ち判定信号SG1のHレベルへの立ち上がりに応答し、トポロジの設定を行いその際に各周辺装置に対して設定レジスタ32に設定したセルフIDを転送するようになっている。

【0081】さらに、該設定レジスタ32には、リンク 層ブロック回路部31bが動作中か否かを示すリンク・ アクティブ記憶領域を有している。そして、物理層ブロ

ック回路部31 aは、前記判定回路20からHレベル (システム電源VDDsys が出力されていない内容)の 判定信号SG1を入力すると、その内容のデータを該設 定レジスタ32のリンク・アクティブ記憶領域に書き込 む。そして、その内容に基づいて物理層プロック回路部 31 aはリンク層ブロック回路部31 bが動作していな い前提で各種の動作を行う。反対に、物理層プロック回 路部31aは、前記判定回路20からLレベル(システ ム電源VDDsys が出力されている内容)の判定信号S G1を入力すると、その内容のデータを該設定レジスタ 10 32のリンク・アクティブ記憶領域に書き込む。そし て、その内容に基づいて物理層ブロック回路部31aは リンク層プロック回路部31bが動作してる前提で各種 の動作を行う。尚、このリンク・アクティブ記憶領域に **書き込まれたデータは、セルフIDの1つとしてトポロ** ジの設定の際に各周辺装置に対して転送されるようにな っている。

【0082】さらに又、設定レジスタ32には、物理層 ブロック回路部31aがシステム電源VDDsys にて動 20 作しているのか、ケーブル供給電源VDDcab にて動作 しているかを示すパワー・クラス記憶領域を有してい る。そして、物理層ブロック回路部31aは、前記判定 回路20からHレベル(システム電源VDDsys が出力 されていない内容)の判定信号SG1を入力すると、ケ ーブル供給電源VDDcab にて動作している内容のデー タを設定レジスタ32のパワー・クラス記憶領域に書き 込む。反対に、物理層ブロック回路部31aは、前記判 定回路20からLレベル(システム電源VDDsys が出 力されている内容)の判定信号SG1を入力すると、シ 30 ステム電源VDDsys にて動作している内容のデータを 設定レジスタ32のパワー・クラス記憶領域に書き込 む。そして、このパワー・クラス記憶領域に書き込まれ たデータは、セルフIDの1つとしてトポロジの設定の 際に各周辺装置に対して転送されるようになっている。 【0083】さらに、物理層プロック回路部31aは、 判定信号SG1が切り換わる毎にどちらの電源に切り換 わったかを示すためのリセットデータを各コネクタ1 6, 17を介してデジタルVTR3、カラーページプリ

【0084】リンク層ブロック回路部31bは、ホスト・コントローラ12との間で制御データの授受を行う回路部であって、物理層ブロック回路部31aから入力した転送データが自装置のために転送されたデータかを解析する。そして、自装置のためのデータであると、リンク層ブロック回路部31bは、ホスト・コントローラ12からの制御データに基づいてパソコン1内に設けた所定の内部装置に転送させるようになっている。又、リンク層ブロック回路部31bは、ホスト・コントローラ12からの制御データに基づいてパソコン1内に設けた図示しない内部装置で作成した転送データに転送先データ

ンタ4に出力するようになっている。

40

19

等を含むヘッダー部を付加、即ち転送データに転送先等 を指定した所定のフォーマットにして物理層ブロック回 路部31 aに出力するようになっている。

【0085】又、リンク層ブロック回路部31bは、前記判定回路20からHレベル(システム電源VDDsysが出力されていない内容)の判定信号SG1を入力すると、ケーブル供給電源VDDcabに基づいて動作可能な状態であっても自身の動作を停止する停止モードになる。その結果、この停止モードにおいて、何らかの原因でホスト・コントローラ12から不定信号が入力しても、リンク層ブロック回路部31bはこの不定信号に応答して誤動作することはない。反対に、リンク層ブロック回路部31bは、前記判定回路20からLレベル(システム電源VDDsysが出力されてる内容)の判定信号SG1を入力すると、通常の動作モードとなり各種の動作を行うようになっている。

【0086】次に、上記のように構成した、ケーブル供 給電源システムの作用について説明する。

1. システム電源VDDsys が出力されている時ホスト・コントローラ12及びバス・コントローラ31は、システム電源回路11からのシステム電源VDDsys が供給され、該電源VDDsys の供給に基づいて動作状態になっている。そして、Lレベルの判定信号SG1が判定回路20から出力されていることから、リンク層ブロック回路部31bは、ホスト・コントローラ12からの制御データに基づいて物理層ブロック回路部31aから入力した転送データが自装置のために転送されたデータかを解析してパソコン1内に設けた所定の内部装置に転送させたり、パソコン1内に設けた内部装置で作成した転送データに転送先を指定した所定のフォーマットにして物理層ブロック回路部31aに出力したりする。

【0087】一方、物理系ブロック回路部13aは、制御系ブロック回路部13bから出力された転送データを第1及び第2コネクタ16,17及び第1及び第2ケーブル2a,2bを介してそれぞれデジタルVTR3及びカラーページプリンタ4に転送する。又、物理層ブロック回路部31aはデジタルVTR3のバス・コントローラから転送されてくる転送データを入力し制御系ブロック回路部13bに転送するとともに、カラーページプリンタ4のバス・コントローラに転送する。

【0088】さらに、物理層ブロック回路部31aはカラーページプリンタ4のバス・コントローラから転送されてくる転送データを入力しリンク層ブロック回路部31bに転送するとともに、デジタルVTR3のバス・コントローラに転送する。

【0089】2.システム電源VDDsys が出力されない状態で、ケーブル供給電源VDDcab が供給されている時

ホスト・コントローラ12は、システム電源回路11からのシステム電源VDDsys が供給されないため、非動

作状態になっている。反対に、バス・コントローラ31 は、ケーブル供給電源VDDcab が供給され、該電源VDDcab の供給に基づいて動作状態になっている。そして、Hレベルの判定信号SG1が判定回路20から出力されていることから、リンク層ブロック回路部31bは停止モードになり、何らかの原因でホスト・コントローラ12から不定信号が入力されても、リンク層ブロック回路部31bはこの不定信号に応答して誤動作することはない。

10 【0090】一方、物理層ブロック回路部31aは、その内容のデータを該設定レジスタのリンク・アクティブ記憶領域に書き込れるため、その内容に基づいてリンク層ブロック回路部31bが動作していない前提で各種の動作を行う。従って、リンク層ブロック回路部31bの誤動作にもとづく物理層ブロック回路31aの誤動作は生じない。

【0091】又、物理層ブロック回路部31aのみ動作 状態にあるため、物理層ブロック回路部31aはデジタ ルVTR3のパス・コントローラから転送されてくる転 20 送データを入力しカラーページプリンタ4に転送する。 又、物理層ブロック回路部31aはカラーページプリン タ4から転送されてくる転送データを入力しデジタルV TR3のパス・コントローラに転送する。

【0092】次に、上記のように構成したケーブル電源 供給システムの特徴を以下に述べる。

(1) 本実施形態では、システム電源VDDsys が出力されない状態でも、ケーブル供給電源VDDcab が供給されている時には、ホスト・コントローラ12は非動作状態になっていてもバス・コントローラ31の物理層ブロック回路部31aは動作状態になっている。

【0093】従って、物理層ブロック回路部31aは、デジタルVTR3のバス・コントローラから転送されくる転送データをカラーページプリンタ4に転送するとともに、カラーページプリンタ4から転送されてくる転送データをデジタルVTR3のバス・コントローラに転送することができる。

【0094】(2)本実施形態ではホスト・コントローラ12が非動作状態でバス・コントローラ31が動作状態にあるとき、判定回路20はHレベルの判定信号SG1に基づいてリンク層ブロック回路部31bを停止モードにしている。そして、ホスト・コントローラ12から何らの原因で不定信号が発生しても、該不定信号にリンク層ブロック回路部31bが応答しないようにしている。

【0095】従って、リンク層ブロック回路部31bは 実質非動作状態になり、不定信号に基づいて物理層ブロック回路部31bを誤動作させることはない。

(3) 本実施形態では、物理層ブロック回路部31a は、Hレベルの判定信号SG1に基づいてリンク層ブロック回路部31bを停止モードであることを設定レジス

タ32のリンク・アクティブ配憶領域に書き込れるため、その内容に基づいてリンク層ブロック回路部31bが動作していない前提で各種の動作を行う。従って、何らかの原因でリンク層ブロック回路部31bが誤動作しても物理層ブロック回路31aはこれに応答して誤動作することはない。

【0096】(4)本実施形態は、前記第1実施形態と同様にシステム電源VDDsys とケーブル供給電源VDDcabの2種類の電源系統が1つの電源系統となってパス・コントローラ31に供給されるようにした。

【0097】従って、バス・コントローラ31内に供給される電源は1系統となり、そのためチップ内には1種類のプラス電源線とグランド配線を形成すればよくなる。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップを小型化することができる。

【0098】尚、発明の実施の形態は上記実施形態に限定されるものではなく以下のように実施してもよい。 〇第1実施形態では、1チップのバス・コントローラ1

3の中に物理系ブロック回路部13aと制御系ブロック回路部13bをそれぞれ形成したが、図4に示すように、物理系ブロック回路部13aに相当する物理系コントローラ41と、制御系ブロック回路部13bに相当する制御系コントローラ42とをそれぞれ別々の1チップの半導体集積回路装置に形成する。制御系コントローラ42は、システム電源VDDsysのみにて動作するようにする。そして、物理系コントローラ41は、システム電源VDDsysとケーブル供給電源VDDcabの2種類の電源系統が1つの電源系統となって供給されるようにする。

【0099】さらに、物理系コントローラ41は第1実施形態で示したと同様な回路構成のゲート回路41bを備える。ゲート回路41bは、バッファ回路43、NチャネルMOSトランジスタ44及びプルダウン抵抗45とから構成されている。この場合、図4においてゲート回路41bを1つだけ示したが、前記制御系コントローラ42から出力される各種データを物理系コントローラ41が入力する複数の信号線L5の数だけ設けられている。そして、MOSトランジスタ44のゲート端子に判定回路20からの判定信号SG1が入力される。

【0100】従って、この場合においても、ホスト・コントローラ12及び制御系コントローラ42が非動作状態で物理系コントローラ41が動作状態にあるとき、判定回路20はHレベルの判定信号SG1をゲート回路41bに出力してバッファ回路43の入力端子のレベルを常にLレベルの状態に保持させている。そして、制御系コントローラ42から何らの原因で不定信号が発生しても、該不定信号はバッファ回路43を介して物理系コントローラ41の内部回路部41aに入力されないように

している。従って、物理系コントローラ41は不定信号 に基づいて誤動作することはない。

【0101】しかも、制御系コントローラ42と物理系コントローラ41との間において、従来のようにアイソレートするための構成部品を必要としない。従って、従来の2チップ構成に比べて装置全体を小型化することができる。

【0102】○図2及び図4に示すゲート回路13c, 41bは、それぞれコントローラ13,41内に形成し 10 たが、これを別の半導体チップに形成して実施してもよい。この場合、判定回路20と同一の半導体チップにて 形成してもよい。

【0103】○図2、図3及び図4に示す判定回路20 をそれぞれコントローラ13,31,41内に形成して 実施してもよい。

○図2において、ゲート回路13cを制御系ブロック回路部13bと物理系ブロック回路部13aとの間にも設けて実施してもよい。

[0104]

【発明の効果】請求項1及び2に記載の発明によれば、バス・コントローラに供給される動作電源を1系統にすることができるため、例えば、制御系回路部と物理系回路部を1チップの半導体集積回路装置内に形成した場合、チップ内には1種類の電源線を形成すればよく、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のための回路設計及び配線設計が簡単になるとともにチップを小型化することができる。

【0105】請求項3に記載の発明によれば、請求項1 又は2に記載のバス・コントローラへの電源供給方法の 30 効果に加えて、何らの原因で外部から不定信号が発生し ても、制御系回路部は実質非動作状態になり、不定信号 に基づいて誤動作することはない。

【0106】請求項4に記載の発明によれば、請求項1 乃至3のいずれか1に記載のバス・コントローラへの電 源供給方法の効果に加えて、装置全体を小型化すること ができる。

【0107】請求項5及び6に記載の発明によれば、バス・コントローラに供給される動作電源を1系統とすることができるため、例えば、制御系回路部と物理系回路部を含むバス・コントローラを1チップの半導体集積回路装置内に形成した場合、チップ内には1種類の電源線を形成すればよく、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のための回路設計及び配線設計が簡単になるとともにチップを小型化することができる。

【0108】請求項7に記載の発明によれば、請求項5 又は6に記載のバス・コントローラの効果に加えて、何 らの原因で外部から不定信号が発生しても、制御系回路 部は実質非動作状態になり、不定信号に基づいて誤動作 50 することはない。

【0109】 請求項8に記載の発明によれば、請求項7に記載のバス・コントローラの効果に加えて、何らの原因で外部から不定信号が発生しても、制御系回路部に入力されないため、制御系回路部は不定信号に基づいて誤動作することはない。

【0110】請求項9に記載の発明によれば、請求項5 乃至8のいずれか1に記載のバス・コントローラの効果 に加えて、装置全体を小型化することができる。請求項 10に記載の発明によれば、バス・コントローラの物理 系回路部はシステム電源とケーブル供給電源が供給され 10 る1つの共通外部配線から供給される電源を動作電源と しているため、システム電源が出力されていない時で も、ケーブル供給電源にて動作可能な状態にすることが できる。

【0111】請求項11に記載の発明の発明によれば、 請求項10に記載のバス・コントローラの効果に加え て、何らの原因で外部から不定信号が発生しても物理系 回路部は不定信号に基づいて誤動作することはなく、し かも、1チップ化された制御系回路部と物理系回路部と の間にアイソレートのための回路を設けなくてもよくな 20 ることから装置全体を小型化することができる。

【0112】請求項12に記載の発明によれば、バス・コントローラの制御系回路部と物理系回路部に供給される動作電源は1系統となるため、例えば、制御系回路部と物理系回路部を含むバス・コントローラを1チップの半導体集積回路装置内に形成した場合、チップ内には1種類の電源線を形成すればよく、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のための回路をチップ内に形成しない分だけ配線のための回路とができる。又、何らの原因で外部から不定信号が発生しても制御系回路部は不定信号に基づいて誤動作することはないとともに、制御系回路部と物理系回路部との間にアイソレートのための回路を設けなくてもよく装置全体を小型化することができる。

【図面の簡単な説明】

【図1】第1実施形態を説明するためのシステム構成図 【図2】パソコン内のケーブル電源供給システムを説明 するための回路図

【図3】第2実施形態のケーブル電源供給システムを説明するための回路図

【図4】別のケーブル電源供給システムを説明するため の回路図


【図5】従来のケーブル電源供給システムを説明するための回路図

10 【符号の説明】

- 1 パーソナルコンピュータ (パソコン)
- 2 a ~ 2 d 第1~第4ケーブル
- 3 周辺装置としてのデジタルVTR
- 4 周辺装置としてのカラーページプリンタ
- 5 周辺装置としてのデジタルカメラ
- 6 周辺装置としてのデジタルビデオカメラ
- 11 システム電源回路
- 12 ホスト・コントローラ I C (ホスト・コントローラ)
- 20 13 バス・コントローラIC (バス・コントローラ)
 - 14.15 レギュレータ
 - 16, 17 コネクタ
 - 13 a 物理系回路部としての物理系プロック回路部
 - 13b 制御系回路部としての制御系プロック回路部
 - 13 c ゲート回路
 - 20 判定回路
 - 31 IEEE1394用パス・コントローラ
 - 41 物理系回路部としての物理系コントローラ
 - 42 制御系回路部としての制御系コントローラ
- 30 41b ゲート回路
 - D1~D3 第1~第3ダイオード
 - VDDsys システム電源
 - VDDcab ケーブル供給電源
 - VDDcabb ケーブル電源
 - L1 共通外部配線としての共通配線


[図1]

第1実施形図のシステム構成図




【図2】

パソコン内のケーブル電源供給システム回路図




【図3】

第2実施形態のケーブル電源供給システム回路図



[図4]





【図 5】
使来のケーブル電源供給システム回路図

